Verilog 教程 – 52kanjuqing-开发者社区,学的不仅是技术，更是梦想

Category Verilog 教程

Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。

Verilog 继承了 C 语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手。

Verilog 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证

数字逻辑设计

目录 1. 概述数字逻辑设计是构建计算机、通信系统、控… Continue Reading →

2025年4月1日 0

目录 1. 整数与浮点数转换 1.1 Verilog 整数转换 Verilog … Continue Reading →

2025年4月1日 0

目录引言直接数字频率合成（Direct Digital Synthesis,… Continue Reading →

2025年4月1日 0

目录引言快速傅里叶变换（Fast Fourier Transform, FF… Continue Reading →

2025年4月1日 0

目录引言快速傅里叶变换（Fast Fourier Transform, FF… Continue Reading →

2025年4月1日 0

目录引言级联积分-梳状（Cascaded Integrator-Comb, … Continue Reading →

2025年4月1日 0

目录引言有限脉冲响应（Finite Impulse Response, FI… Continue Reading →

2025年4月1日 0

目录引言有限脉冲响应（Finite Impulse Response, FI… Continue Reading →

2025年4月1日 0

目录引言在数字电路设计中，除法运算比加法、减法和乘法更复杂，通常需要多个时钟… Continue Reading →

2025年4月1日 0

目录引言流水线（Pipeline）是一种提高系统吞吐量的设计方法，将数据处理… Continue Reading →

2025年4月1日 0